【1月24日】理工学部電子情報工学科、学術講演会開催のお知らせ

弘前大学理工学部電子情報工学科では、外国人研究者招聘事業における
学術講演会を下記の通り開催いたします。
日　時：2018年1月24日（水） 10：20～11：50
場　所：弘前大学 総合教育棟1階 101講義室
対　象：本学教職員、学生　※事前申込は不要です。
主　催：弘前大学理工学部　電子情報工学科
講演題目：
“IC technology and EDA tools, past, present, and future”
講演者：Robert Mathews博士
　　　　（元 米国ANSYS, Inc. Principal Product Specialist）
内容：
Over the past 4 decades, the size of transistors on MOS ICs shrank by 1000x, following a trend implied with surprising accuracy by Gordon Moore in 1965. Early MOS chips, such as the groundbreaking Intel 4004 microprocessor, relied on hand-drawn layouts. The 4004 contained 2300 transistors.
Today’s CPUs and other big designs used for both general-purpose and embedded systems contain over a billion devices and over 100 kilometers of interconnect, with feature sizes at or below 10nm. Chip designs must follow large sets of detailed rules to make it possible to manufacture them and to ensure that they work reliably. Design teams can create such chips only because EDA (electronic design automation) software automates much of the design process.
This talk focuses on a few of the challenges posed by today’s “low-node” MOS technologies, for example, electro-migration, heating, routing, substrate-conducted noise, packaging, and the massive amount of design data to be analyzed. It includes background about MOS IC technology and how these challenges arise. Also, it includes a brief look at the evolution of MOS technology, plus a little speculation about its future directions.
発表者の紹介：
Rob Mathews 博士は、MOS型大規模集積回路(VLSI)と設計ツールの研究開発に従事。
1979年から1983年にかけて、John Newkirk 教授とともにMead/Conway の教科書の草稿に基づき米国Stanford大学にてVLSI設計の授業を創始。
VLSI設計ツールの開発および論理、故障シミュレーションのハードウェアアクセラレータを手がける Silicon Solutions 社を共同設立。1996年、Frequency Technology社に参画。 会社合併および買収を経て Ansys社に至る。2017年7月の退職まで、VLSI 物理解析、検証ツールの研究開発、技術マネージメント、およびマーケティングを広く担当。来日経験多数。
問合せ先：
金本 俊幾 (Toshiki Kanamoto)
〒036-8561 青森県弘前市文京町３
弘前大学理工学部　電子情報工学科
TEL/FAX:0172-39-3630　
E-mail：kana@hirosaki-u.ac.jp